PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-235489

(43) Date of publication of application: 29.08.2000

(51)Int.CI.

Searching PAU

GO6F 9/30

GO6F 9/38

(21)Application number: 11-035499

(71)Applicant: HITACHI LTD

(22)Date of filing:

15.02.1999

(72)Inventor: HAYASHI TOMOICHI

YAMADA TETSUYA


TSUNODA MASANOBU

NISHII OSAMU ARAKAWA FUMIO

(54) PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a processor generating different exceptions at the time of executing an instruction for a sub-arithmetic unit when the sub-arithmetic unit is not added to a CPU, and at the time of designating the non-use of the sub-arithmetic unit by software. SOLUTION: When a mode bit C settable by a program supplied from a mode register 40 does not instruct the inhibition of the use of a subarithmetic unit, and an additional state identification signal B supplied from a signal generating circuit (not shown in a figure) indicates that a sub-arithmetic unit 20A is not added to a CPU 10, a first exception is generated by a judging circuit 30 and an exception generating circuit in response to an instruction to use the sub-arithmetic unit. When the mode bit C instructs the inhibition of the use of the sub-arithmetic unit. a second exception is generated by the judging circuit 30 and the exception generating circuit in response to the instruction to use the sub-arithmetic unit regardless of whether or not the additional state identification signal B indicates that the sub-arithmetic unit is added to the CPU.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision

of rejection]

[Date of extinction of right]

発信:前田特許事務所

R:466

Copyright (C); 1998,2003 Japan Patent Office

3004/44/00

P. 10/22

Partial English Translation of

LAID OPEN unexamined

JAPANESE PATENT APPLICATION

Publication No. 2000-235489

[0020]

The CPU 10 includes a decoder (not shown in drawings) which decodes an instruction supplied through the bus 103 and a circuit (not shown in drawings) which judges whether the instruction can be executed in the CPU 10 or not and initiates execution of the instruction in a case where the instruction can be executed in the CPU 10. The instruction is not to be executed in a case where the instruction can not be executed in the CPU 10. An arithmetic instruction that the CPU 10 can execute is commonly an arithmetic logic operation. Wherein, although Figures 1 and 2 are drawn as if the instruction queue 60, and a judging circuit 30, a mode register 40 and an exception generating circuit 50 which are to be described later were located outside the CPU 10, these circuits are actually provided in the vicinity of the decoder in the CPU 10.

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11) 特許出版公開番号 特開2000 — 235489

(P2000-235489A)

(43)公開日 平成12年8月29日(2000,8.29)

(51) Int.Cl.'		遭別記号	ΡI		. 5	·-マコード(含含)
GOSF	9/30	310	G06F	9/30	310F	5B013 (
	9/38	370		9/38	3 7 0 C	5B033

審査請求 未請求 請求項の数5 〇L (全10頁)


(21)出題番号	特惠平11-35499	(71)出題人	000005108
			株式会社日立製作所
(22)出版日	平成11年2月15日(1999.2.15)		東京都千代田区神田駿河台四丁目 6 番地
(Maria	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72) 発明者	
		(1.5,75.71	東京都国分寺市東茲ケュー丁目280番地
			株式会社日立製作所中央研究所内
		(72) \$38B\$	山田 香色
		(12)759713	東京都國分寺市東藝ケ海一丁目280番地
			株式会社日立製作所中央研究所内
		(74)代理人	100061823
			弁理士高橋明夫(外1名)
			最終質に続く

(54) 【発明の名称】 プロセッサ

(57) 【要約】

【課題】副演算装置をCPUに付加していないときに副演算装置用の命令を実行した場合と、副演算装置の不使用がソフトウエアで指定されたときに異なる例外を発生できるプロセッサを提供する。

【解決手段】モードレジスタ40から供給されるプログラムで設定可能なモードピットCが副演算装置の使用禁止を指示していないときに、信号発生回路(図示せず)より供給される付加状態識別信号Bが、CPU10に副演算装置20Aが付加されていないことを示す場合、副演算装置を使用する命令に応答して判定回路30と例外発生回路により、第1の例外を発生する。モードビットCが副演算装置の使用禁止を指示しているときには、付加状態識別信号Bが副演算装置がCPUに付加されていることを示すか否かに依らないで、副演算装置を使用する命令に応答して第2の例外を上記回路により発生する。



P. 14/22

100

(2)

特開2000-235489 2

【特許請求の範囲】

【請求項1】副演算装置を付加可能なCPUと、

上記副演算装置が上記CPUに付加されているか否かの 付加状態識別信号を発生する回路と、

1

上記付加状態識別信号が上記副演算装置が上記CPUに 付加されていないことを示すときに、上記副演算装置を 使用する命令に応答して第1の例外を発生する回路とを 有するプロセッサ。

【請求項2】上記副演算装置を使用する少なくとも一つ の命令のために上記副演算装置を使用することを禁止す 10 るか否かを指定する、プログラムで設定可能な副演算装 置使用モードビットを記憶するためのレジスタをさらに 有し、

上記例外を発生する回路は、上記付加状態調別信号と上 記副演算装置使用モードビットの値に依存して、上記副 演算装置を使用する命令に応答して、上記第1の例外虫 たは第2の例外を発生する回路よりなる請求項1記載の プロセッサ。

【請求項3】上記第1、第2の例外を発生する回路は、 上記副演算装置使用モードビットが上記副演算装置の使 20 用禁止を指示していなく、上記付加状態識別信号が上記 副演算装置が上記CPUに付加されていないことを示す ときに、上記副演算装置を使用する命令に応答して上記 第1の例外を発生し、上記副演算装置使用モードビット が上記副演算装置の使用禁止を指示しているときには、 上記付加状態識別信号が上記副演算装置が上記CPUに 付加されていることを示すか否かに依らないで、上記副 演算装置を使用する命令に応答して上記第2の例外を発 生する請求項1記載のプロセッサ。

【請求項4】上記第1、第2の例外を発生する回路は、 前記副演算装置を使用する命令が、分岐命令のディレイ スロットで供給された場合と、そうでない場合に異なる 例外を発行する請求項3記載のプロセッサ。

【請求項5】前記レジスタにより、前記副演算褒匱の一 部又は、全部が不使用とされた時、不使用回路の消費電 力を低減させる回路をさらに有する請求項1から5のい ずれか一つに記載のプロセッサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、副演算装置を付加 40 可能な中央処理装置(CPU)を有するプロセッサに関 する。

[0002]

【従来の技術】プロセッサの処理速度を高める技術とし て、CPUが実行できないあるいは実行できるが処理速 度が遅い特定の演算等を迅速に実行するように設計され た特定の演算装置をCPUに接続する技術が採用されて いる。以下では、CPUは主たる演算を行う主演算装置 であるとも考えられるので、この特定の演算装置を副演 算装置と呼ぶ。この副演算装置はコプロセッサとも呼ば 50 たとえば、本出願人が開発したリスクプロセッサ日立S

れることがある。

【0003】CPUに副演算装置を接続する方法にはい くつかの方法がある。たとえば第1のタイプのプロセッ サでは、それが搭載された大規模集積回路チップ(LS 1) に、別のLSI上に構成された副演算装置をバスを 介して接続する。この場合、副演算装置をCPUに接続 するか否かは、別のLSI上に構成された副演算装置を プロセッサを搭載したLSIに物理的に接続するか否か に依存する。

【0004】第2のタイプのプロセッサでは、そのプロ セッサが搭載されたLSI上に、副液算装置も搭載され る。この場合には、このLSIとは別に、副演算装置を CPUに接続しない用途のために、プロセッサが搭載さ れ、副演算装置は搭載しない別のLSIが開発されてい る場合には、CPUに副演算装置を接続するか否かは、 いずれのLSIを使用するか否かに依存する。CPUに 副資算装置を接続したりしなかったりを切り換えるわけ ではない。したがって、本明細書では、上記いずれの場 合も、副演算装置が使用可能な状態にあるプロセッサの ことを、CPUに副演算装置が付加されていると呼ぶこ とにする。また、上記第1種、第2種のプロセッサのい ずれにおいても、その中のCPUは、副演算装置を付加 した状態あるいは付加しない状態でも使用可能である。 したがって、以下では、そのCPUを副演算装置が付加 可能なCPUと呼ぶ。

【0005】たとえば、第1のタイプのプロセッサの例 として、米国ヒューレットパッカード社のマイクロプロ セッサアーキテクチャPA-RISC 1. 1 がある。 副演算装置は、コプロセッサと呼ばれ、浮動小数点演算 器(以下、FPUと呼ぶことがある)からなり、上記プ ロセッサとは別のLSI上に設けられている。上記PA -RISC 1. 1 マイクロプロセッサでは、そのプロ セッサにCPUに副演算装置を現に付加していない場 合、プロセッサで実行中のプログラムが副演算装置用の 命令を発行した際に、CPUは、特定の例外を発生し、 例外処理ルーチンを起動し、その例外処理ルーチンでも ってその命令をエミュレーションするように構成されて いる。それにより、副演算装置が付加されている場合と 同じ処理結果を得るようにして、ソフトウエアの互換性 を確保している。すなわち、副演算装置がCPUに付加 されていない場合、CPU内のCCRレジスタの該当ビ ットをソフトウエアにより0に設定すると、副演算装置 を使用するための命令が実行されたときに、 CPU は、assist emulation trap を発行し、その命令をエミ ュレーションするようになっている。同社発行のマニュ T/V" PA-RISC 1.1 Architecture and Instruction Set Reference Manual"第5-172頁から第5-176

【0006】上記第2のタイプのプロセッサとしては、

. .

(3)

特開2000-235489

uperHRISCセンジンSH1150は、CPUを 搭載したLSI上に副演算装置として浮動小数点演算器 を搭載している。但し、その副演算装置が搭載されない でCPUのみを搭載したプロセッサを有するLSIは開 発されていない。したがって、この副演算装置は、CP U内の演算装置として追加された演算装置であるとも考 えることもできる。しかし、上記リスクプロセッサでは 上記副演算装置は、後述するような特殊な例外を発生可 能に構成され、CPU内の演算装置とは別に扱われてい るので、本明細套ではこの副演算装置もCPUに付加さ れた演算装置と考え、これを有するプロセッサを上記第 2のタイプのプロセッサと考える。

3

【0007】上記リスクプロセッサで実行中のプログラ ムが、副演算装置用の命令を実行した場合には、上記例 外処理を実行する必要はない。しかし、上記リスクプロ セッサでは、CPUに付加されている副演算装置を使用 しないように、プログラムにより動作モードを設定可能 になっている。すなわち、CPU内にプログラムで設定 可能なモードレジスタが設けられ、このモードレジスタ に副演算装置の使用不可がセットされた場合、その後副 演算装置を使用する命令が発行されたときには、CPU は、例外を発生して、その命令をソフトウエアによりエ ミュレーションするようになっている。たとえば日立製 作所発行の"SH7750プログラミングマニュアル" **参照**。

【0008】なお、CPUと副演算装置が実行すべき命 令の選択を行う具体的な方法にはいくつかの方法があ る。たとえば、一つの方法では、CPUがメモリからフ ェッチしたき命令がまずCPUに供給され、CPU内に 設けられた命令解読回路が、この命令を解読し、その命 令がCPUが実行すべき命令であるかあるいはその命令 が副演算装置が実行すべき命令であるかを判定し、その 命令がCPU内の演算装置で実行すべき命令であるとき にはその命令をCPU内の演算装置に転送し、その命令 が副演算装置で実行すべき命令であるときにはその命令 をCPUから副演算装置に転送する方法である。

【0009】他の方法では、CPUがメモリからフェッ チレたき命令がCPUと副演算装置の両方に並列に供給 され、CPU内に設けられた命令解説回路が、この命令 を解読し、その命令がCPUが実行すべき命令であるか 40 否かを判定し、その命令がCPU内の演算装置で実行す べき命令であるときにはその命令をCPU内の演算装置 に転送し、そうでないときにはその命令は廃棄する。副 演算装置内に設けられた命令解読回路も、上記フェッチ された命令を並行して解読し、その命令が副演算装置が 実行すべき命令であるか否かを判定し、その命令が副演 算装置で実行すべき命令であるときにはその命令を副演 算装置内の演算装置に転送し、そうでないときにはその 命令は廃棄する。いずれの場合でも副資算装置がCPU がフェッチした命令を実行するので、本明細書ではいず 50 れているか否かに依らないで、副演算装置の使用不使用

れの場合も副演算装置がCPUに付加されていると考え る。

[0010]

【発明が解決しようとする課題】上記第1のタイプのプ ロセッサでは、副演算装置命令の実行時に例外を発生す るか否かを、ソフトウェアによって設定しなくてはなら ない。しかし、ソフトウエアによる設定が誤った場合に 正常に動作しない。PA-RISC 1.1の例では、 CCR レジスタの該当ビットにOを設定した場合、C PU内のCCRレジスタの該当ピットをソフトウエアに より口に設定すると、副演算装置を使用するための命令 が実行されたときに、副演算装置がCPUに付加され ていないと、上記のように例外処理が実行されるが、プ ログラムが間違ってCCR レジスタの該当ビットに1 を設定した場合、副演算装置がCPUに付加されていな いと、CPUの動作は未定義であり、CPUがどのよう な動作を実行するかは保証されていない。すなわち、必 要な割り込みが発生することは保証されていない。した がって、副演算装置がCPUに付加されていないとき、 誤ったソフトウエアによる設定による誤動作を回避でき ることが望ましい。

【0011】上記第2のタイプのプロセッサでは、副演 **簿装置使用不可のモードの使用の仕方はユーザに委ねら** れている。たとえば、プロセスの切り換え時の処理を軽 減するのに使用することもあり得る。すなわち、副演算 装置を全てのプロセスに対して使用すると、プロセッサ で実行されるプロセスを切り替える毎に、それまで実行 中であったプロセスが使用していたFPU内の複数の浮 動小数点レジスタの内容をメモリに待避し、そのプロセ スが後に再度実行されるときには、その待避された内容 を上記複数の浮動小数点レジスタに回復する必要があ る。したがって、プロセスによっては、その待避回復処 理を避けるためにFPU用の命令(以下、FPU命令と 呼ぶことがある)を使用しない方が高速に処理を実行で きる場合がある。そのようなプロセスの実行前に上記そ ードレジスタにより上記FPUの不使用を指示すれば、 このプロセスの起動時に上記浮動小数点レジスタの待避 回復を行う必要がなくなる。したがって、誤ったソフト ウエアによる設定を回避できるだけでなく、上記副演算 装置使用不可のモードをユーザにより適宜指定でき、不 使用の指定があったときには、上記副演算装置を使用す るための命令が実行されたときに、ユーザ指定の特定の 処理ルーチンを実行可能にすることも望ましい。

【0012】したがって、本発明の目的は、ソフトウエ アの設定に頼らずに、副演算装置をCPUに付加してい ないプロセッサにおいて副演算装置用の命令を実行した 時に、例外を発生できるプロセッサを提供することであ

【0013】本発明の他の目的は、副演算装置が付加さ

P. 16/22

(4)

特開2000-235489 6

をソフトウエアで指定でき、不使用の指定があったとき には、上記例外と異なる例外を発生できるプロセッサを 提供することである。

[0014]

【課題を解決するための手段】上記目的を達成するため に、本発明によるプロセッサ内に、副演算装置を付加可 能なCPUに上記副演算装置が付加されているか否かの 付加状態識別信号を発生する回路と、上記付加状態識別 信号が上記副演算装置が上配CPUに付加されていない ことを示すときに、上記副濱無装置を使用する命令に応 答して第1の例外を発生する回路とを設ける。

【0015】本発明の望ましい態様では、上記副演算装 置を使用する少なくとも一つの命令のために上記副演算 装置を使用することを禁止するか否かを指定する、プロ グラムで設定可能な副演算装置使用モードビットを記憶 するためのレジスタをさらに設け、上記例外を発生する 回路として、上記付加状態磁別信号と上記副演算装置使 用モードビットの値に依存して、上記副演算装置を使用 する命令に応答して上記第1の例外と、上記第1の例外 または第2の例外を発生する回路を設ける。

【0016】より具体的には、上記第1,第2の例外を 発生する回路は、上記副演算装置使用モードビットが上 記削演算装置の使用禁止を指示していなく、上記付加状 態識別信号が上記副演算装置が上記CPUに付加されて いないことを示すときに、上記副演算装置を使用する命 令に応答して上記第1の例外を発生し、上記副演算装置 使用モードビットが上記副演算装置の使用禁止を指示し ているときには、上記付加状態識別信号が上記副演算装 置が上記CPUに付加されていることを示すか否かに依 らないで、上記副演算装置を使用する命令に応答して上 30 記第2の例外を発生する。

【0017】さらに、望ましくは、前記副演算装置用命 令の実行が、分岐命令のディレイスロットで起きた場合 と、そうでない場合に異なる例外を発生させる。

[0018]

【発明の実施の形態】本実施の形態によるプロセッサ は、2種類の副演算装置のいずれかをその中のCPUに 付加可能である。すなわち、図1に示すプロセッサは、 中央処理装置(CPU) 10と、判定回路30と、命令 キュー60と、モードレジスタ40と、例外発生回路5 Oとを単一LS I チップ上に有し、さらに、CPU10 と共働する第1種の副演算装置20Aがそのチップ上に 形成され、外付けのメモリ70が接続されている。一 方、図2に示すプロセッサでは、CPU10と共働する 第2種の副演算装置20BがCPU10と同じLSIチ ップ上に形成されている。尚、メモリ70はランダムア クセスメモリ (DRAM) は、本実施の形態によるプロ セッサの外部、すなわち、上記LSIチップ上にあるた め、図では点線で示されている。しかし、そのDRAM の一部あるいは全部が上記LSI上に設けられてもよ

い。図1、図2に示される二つのプロセッサは、上記副 演算装置20Aと20B以外の点では同じ構造を有す

【0019】CPU10は、一般にプロセッサの主要な 機能を実行し、ユーザによりあらかじめプログラムされ た命令を実行する。メモリ70は、ゲータ及びプログラ ムされた命令を記憶する。CPU10とメモリ70との 間および副演算装置20Aまたは20Bとメモリ70と の間のデータ転送はバス102を介して行われる。実際 には、バス102はキャッシュメモリが付加され、メモ リ70からのデータの読み出し、そこへの書き込みはこ のキャッシュメモリを介して行われるが、ここでは簡単 化のためにキャッシュメモリは図示されていない。 同様 に、メモリ70からの命令の読み出しもこのキャッシュ メモリを介して行われる。CPU10内の命令フェッチ 回路(図示せず)によりメモリ70よりバス102を介 して命令が読み出され、命令キュー60に保持される。 命令キュー60内の命令はバス103を介してCPU1 Oと判定回路30と副演算装置20Aまたは20Bに送 られる。命令のメモリ70からの読み出しも図示してい ないキャッシュメモリを介して行われる。

【0020】CPU10は、パス103を介して供給さ れた命令を解説するデコーダ(図示せず)を有し、その 命令がCPU10で実行可能であるか否かを判断し、そ の命令がCPU10で実行可能であるときには、その命 令を実行するようにその命令の実行を開始する回路(図 示せず)を有する。その命令がCPU10で実行可能で ないときには、その命令を実行しない。CPU10が実 行できる演算命令は、算術論理演算であるのが普通であ る。なお、図1または図2では、上記命令キュー60、 以下に説明する判定回路30、モードレジスタ40、例 外発生回路50が、CPU10の外部にあるかのように 図示されているが、これらの回路は、実際にはCPU1 0内に上記デコーダの近傍に設けられている。

【0021】同様に、副演算装置20Aまたは20B も、バス103を介して供給された命令を解読するデコ ーダ (図示せず) を有し、その命令がその装置で実行可 能であるか否かを判断し、その命令がその装置で実行可 能であるときには、その命令を実行するようにその命令 の実行を開始する回路(図示せず)を有する。その命令 がその副演算装置で実行可能でないときには、その命令 を実行しないで廃棄する。副演算装置が実行できる演算 命令は、CPU10が実行しない演算命令であり、副演 算装置が第1種の副演算装置20Aであるか第2種の副 演算装置20Bであるかにより異なる。

【0022】第1種の副演算装置2,0Aは、たとえば整 数乗算器 (図示せず) および浮動小数点演算器 (図示せ ず)を有し、これらの演算器を使用する命令を実行可能 である。浮動小数点演算器は浮動小数点データに対する 50 加減算、乗算、除算、積和演算を実行可能であるとす

(5)

る。この副演算装置には、図1に示すように、上記二つ の演算器を示す計算要素23Aと、浮動小数点レジスタ 群21と、ワークレジスタとととを有する。ワークレジ スタ22は、たとえば、整数積和演算A*B+Cにおけ る加算オペランドCを保持し、この積和演算の結果デー タを保持するのに使用される。一方、第2種の副演算装 置は、上記整数乗算器を有し、浮動小数点演算器を有し ない。すなわち、この副演算装置には、図2に示すよう に、上記整数乗算器を示す計算要素23Bとワークレジ スタ22とを有する。ワークレジスタ22は、整数乗算 10 器に供給するオペランドあるいはその演算結果データを 保持するのに使用される。

【0023】副演算装置20A、20Bは、副演算装置 の種類を識別するための1ビットの副演算装置付加状態 識別ビットBを出力する回路(図示せず)を内蔵し、こ の副演算装置付加状態識別ビットBを線107を介して 判定回路30に送る。副演算装置20A、20B内の副 演算装置付加状態識別ビットBはそれぞれ0,1とす る。上記回路が出力する付加状態識別ビットBはプログ ラム命令では書き換えできないように、上記付加状態識 別ビットBを出力する回路が構成されている。この付加 状態識別ビットB出力回路は、最も簡単には、CPU1 Oが搭載されているLSI上の接地電位と電源電位の一 方を出力する回路でよい。 あるいはその付加状態識別ピ ットBの出力回路は、1ビットの固定信号を出力する回 路、あるいは一つのフリップフロップでもよい。あるい は複数のビットを固定的に記憶するレジスタの内の1ビ ットをその回路として使用してもよい。本実施の形態で は副演算装置20Aあるいは20BがCPU10と同じ LSI上に構成されているので、上記付加状態識別ビッ 30 トB出力回路は、副演算装置20Aあるいは20B内に 簡単に組み込むことができる。したがって、副演算装置 が第1種の副演算装置20Aあるいは第2種の副演算装 置20Bであるかに依っては、CPU10を含め他の回 路部分を変更する必要はない。

【0024】モードレジスタ40は、その内容をプログ ラムで書き換え可能なレジスタで、副演算装置20Aで 実行可能な特定の命令、ここでは副演算装置20Aで実 行可能な全ての浮動小数点命令の各々を副演算装置20 A内の浮動小数点演算器によりそのまま実行させるかあ 40 るいはその命令をエミュレーションで実行させるかを指 示する副演算装置命令使用モードビットCを保持する。 この副演算装置命令使用モードビットCは、線105を 介して判定回路30に供給される。

【0025】判定回路30は、命令キュー60から供給 された命令が、副演算装置20A内の特定の演算器を使 用する命令、今の場合には浮動小数点演算器を使用する 命令であるときに、モードレジスタ40から線105を 介して供給される副演算装置命令使用モードビットCと 副演算装置20Aまたは20Bより線107を介して供 50 は、バス103に供給された命令がFPU命令であって

給される副演算装置付加状態識別ビットBとに基づい て、その命令を実行するかあるいはその命令を実行しな いて例外を発生するかを判断する回路である。本実施の 形態では、判定回路30は、以下に説明するように複数 の判別結果、具体的には二つの判別結果出力X、Yを発 生するように構成される。例外発生回路50は、判定回 路30により発生された判別結果出力X、Yの値に依存 して、複数の例外、具体的には例外1、2のいずれかを 発生する。

【0026】より具体的には、判定回路30では、FP U命令判定回路31が、バス103に供給された命令が 浮動小数点複算器で実行される命令(以下、FPU命令 と呼ぶ)であるか否かを判定し、その命令がFPU命令 であるか否かによりその判定結果出力Aを1または0と する回路である。状態判定回路32は、FPU命令判定 結果A、副演算装置付加状態識別ピットB、副演算装置 命令使用モードビットCに基づいて、プロセッサが例外 を発生すべき状態にあるか否かを判定する回路であり、 具体的には、下記の表 1 に従いその出力X、Yを発生す るし、線106を介して例外発生回路50に供給する論 理回路からなる。

[0027]

【表1】

7	, ,	b	田	カ
A	В	С	' *	Y
1	0	٥	Ö	٥
1	0	1	• 1	1
1	1	0	1	0
1	1	1	1	1
0	0	0	٥	0
0	0	1	0	0
0	1	D	0	0
0	1	1	0	Q

すなわち、出力XがOとなるのは、FPU命令判定結果 Aが1であるときには、副演算装置付加状態識別ピット BがO、副演算装置命令使用モードビットCが1のとき にOとなる。出力Xが1となるのは、FPU命令判定結 果Aが1であるときには、副演算装置付加状態識別ビッ トBと副演算装置命令使用モードビットCの一方が少な くとも1のときである。

【0028】出力Yが1となるのは、FPU命令判定結 果Aが1であるときには、副演算装置命令使用モードビ ットCが1のときである。

【0029】図3には、例外発生回路50が発生する例 外1.2と上記出力X、Yとの関係を示す。例外発生回 路50は、出力Xが0のときには、いずれの例外も発生 しない。すなわち、副演算装置付加状態識別ビットBが 0、副演算装置命令使用モードビットCが1のときに

特開2000-235489

9

もいずれの例外も発生されない。 言い換えると、CPU 10に付加された副演算装置が浮動小数点演算器を内蔵する第1種の副演算装置20Aであり、モードレジスタ40にセットされた副演算装置命令使用モードビットCがFPU命令をそのまま実行することを指示しているときには、バス103に供給されたFPU命令に対しては例外が発生されず、そのFPU命令は副演算装置20Aにより実行されることになる。

【0030】例外1が発生されるのは、出力Xが1であ り、出力Yが0のときである。すなわち、FPU命令判 定結果Aが1で、副演算装置付加状態識別ビットBが1 であり、副演算装置命令使用モードビットCが0のとき である。言い換えると、パス103に供給された命令が FPU命令であり、CPU10に付加された副演算装置 が浮動小数点演算器を内蔵しない第2種の副演算装置2 OBであり、モードレジスタ40にセットされた副演算 装置命令使用モードビットCがFPU命令をそのまま実 行することを指示しているときである。この例外1は、 線108を介してCPU10とそこに付加された副演算 装置(今の場合には第2種の副演算装置20日)とに転 20 送される。第2種の副演算装置20日は、例外1に応答 して、バス103を介してそこに供給されたFPU命令 の実行を中止する回路を有する。 CPU10内の割り込 み処理回路(図示せず)は、例外1に応答し、予め定め られた例外1を処理するルーチンを起動する。そのルー チンの例は後述する。

【0031】従来のPA-RISC 1. 1アーキテク チャのプロセッサのように、副演算装置がCPUに付加 されていないときにはCCRレジスタにソフトウエアに よりビットロを書き込むように定められているにもかか わらず、ソフトウエアにより誤ってビット1を設定した 場合には、副演算装置を使用する命令が実行されたとき に、CPUの動作が保証されていないので必要な割り込 みが発生することは保証されていない。しかし、本実施 の形態では、以上の説明から分かるように、CPU10 に付加された副演算装置が浮動小数点演算器を内蔵しな い第2種の副演算装置20Bであり、モードレジスタ4 Oにセットされた副演算装置命令使用モードビットCが FPU命令をそのまま実行することを指示しているとき には、バス103にFPU命令が供給されたとき、必ず 例外1が発生し、上記の従来技術の問題はない。なお、 副液築装置命令使用モードビットとが間違って不使用に 設定されたときには、上記例外1に代えて後述する例外 2が発生するので、この副演算装置命令使用モードピッ トCがソフトウエアにより間違って設定されても、後に 例示するようにしてこの例外2の処理ルーチンで正常に 動作させることができる。

【0032】例外2が発生されるのは、出力Yが0のと 更命令が要求する処理を実行するソフトウエアエミュレきである。このときは、出力Xが0,1のいずれであっ ーションで実行するための処理ルーチンをプログラム てもよい。すなわち、FPU命令判定結果Aが1で、副 50 し、メモリ70に記憶し、その機能変更命令をいずれの

演算装置命令使用モードビットCが1のときである。 副 演算装置付加状能駆別ビットBが1であるか0であるか には依らない。言い換えると、バス103に供給された 命令がFPU命令であり、モードレジスタ40にセット された副演算装置命令使用モードビットCがFPU命令 をそのまま実行しないでエミュレーションにより実行す ることを指示しているときである。このときには、CP U10に付加された副演算装置が浮動小数点演算器を内 確する第1種の副演算装置20Aであるか、浮動小数点 演算器を内蔵しない第2種の副演算装置20日であるか に依らないで、例外2が発生される。この例外2は繰1 08を介してCPU10とそれに付加された副演算装置 20Aまたは20Bに転送される。その副演算装置が第 1種の副演算装置20Aであるときには、その副演算装 置は、例外2に応答して、バス103を介してそこに供 給されたFPU命令の実行を中止する回路を有する。そ の副演算装置が第2種の副演算装置20日であるときに は、その副裔算装置は元々その命令を実行しないように 形成されている。CPU10内の割り込み処理回路(図 示せず)は、例外2に応答して、予め定められた例外2 を処理するルーチンを起動する。 そのルーチンの例は後 述する。このように、本実施の形態では、副演算装置2 OAがCPU10に付加されている場合でも、例外1に 加えて例外2をソフトウエアにより指定可能なモードビ ットCにより発生させることができる。

【0033】以上の説明から明らかなように、例外1は、第2種の副演算装置がCPUに付加されているプロセッサにおいて、第1種の副演算装置がCPUに付加されているプロセッサで同じプログラムを実行したときと同じ結果を生成するために使用できる。すなわち、図4に例示するように、CPU10が実行する例外1を処理するルーチンでは、その例外1を生成したFPU命令をソフトウエアでエミュレーションし(ステップ41)、それでもって例外1の処理を終了し、例外1の発生前に実行中であった元のプログラムに復帰すればよい(ステップ42)。

【0034】一方、以上の説明から明らかなように、例外2は、実行中のプログラムが発行するFPU命令をそのまま実行しないで、エミュレーションにより実行することをそのプログラムのユーザが指定する場合に発生される。FPU命令をエミュレーションにより実行させるモードは、たとえばFPU命令を、本来のFPU命令としてではなく、ユーザが定義した特定の処理を実行することを要求する命令(以下、この命令を機能変更命令と呼ぶ)として実行させたい場合に使用できる。ユーザが浮動小数点複算器を使用すると命令の内のいくつかを機能変更命令として使用するときには、それぞれの機能変更命令が要求する処理を実行するソフトウエアエミュレーションで実行するための処理ルーチンをブログラムコエスリスのに対策)。その機能が更命令をいずれの

特開 2 0 0 0 - 2 3 5 4 8 9 12

11

FPU命令の代わりに使用するかを指定する命令対比情報をメモリ70に記憶しておき、後にいずれかのFPU命令により例外2が発生されたときに、CPU10により、そのFPU命令に対して代わりに使用する機能変更命令を上記命令対比情報により判別し、判別された機能変更命令に対して準備された処理ルーチンを実行させればよい。

【0035】しかし、このような使用モードが設定されているときには、本実施の形態では全FPU命令に対して例外2が発生される。全FPU命令の内、上記機能変 10 更命令として使用しないFPU命令はFPU命令として実行させる必要がある。

【0036】したがって、以上の特定の使用モードを使用するための例外2の処理ルーチンは、たとえば図4

(b) に示したものとなる。すなわち、あるFPU命令に対して例外2が発生されたときに、そのFPU命令が機能変更命令であるか否かを上記メモリ70に記憶された、上記命令対比情報を使用して判定し(ステップ4

た、上記命令対比情報を使用して判定し(ステップ4 3)、そのFPU命令が機能変更命令であるときには、 その機能変更命令に対して準備された処理ルーチンを実 20 行することにより、そのFPU命令をソフトウエアエミ ュレーションにより実行し(ステップ48)、例外処理 から復帰する (ステップ49)。一方、例外2を生成す る原因となったそのFPU命令が機能変更命令でないと きには、そのFPU命令を本来のFPU命令として実行 させるためにモードレジスタ40内の上記モードビット Cを一時的にOに変更し(ステップ44)、そのFPU 命令を再度フェッチすることを指示する (ステップ4 5) 。このために、CPU10内には、メモリ70から バス103を介してフェッチされた命令のアドレスを一 時的に保持する回路を有し、例外発生回路50から例外 2が供給されたときに、例外2の処理ルーチンからの指 示に従って、この命令アドレスを使用してその命令を再 度フェッチする回路(図示せず)が含まれている。

【0037】もし副演算装置が第1種の副演算装置20Aであるときには、再度フェッチされたそのFPU命令がバス103から判定回路30に供給されたときに、判定回路30は、出力Xを0とするので、例外発生回路50はそのFPU命令に対しては例外1も2も発生しない。したがって、その命令は副演算装置が第2種の副演算装置が第2種の副演算装置が第2種の副演算装置が第2種の副演算装置が第2種の副演算装置が第2種の副演算装置が第2種の副演算装置が第2種の副演算装置が第2をの副演算装置が第2種の副演算装置が第2をであるときには、判定回路30は、出力Xを1、Yを0とするので、例外発生回路50はその命令に対しては例外1を発生し、CPU10は、例外1の処理ルーチンを起動し、エミュレーションによりその命令を実行する。その後、モードレジスタ40内の上記モードピットCを1に戻し(ステップ46)、例外処理から復帰する(ステップ47)。

【0038】なお、本実施の形態では、副演算装置命令 Xが0のときに、動作クロックを線111を介して供給 使用モードビットCがまちがって設定された場合でも以 50 し、出力Xが1のときには、その動作クロックの供給を

下のようにしてその間違いに対処可能である。 すなわ ち、機能変更命令を使用しないユーザは、CPU10に 第2種の副演算装置20Bが付加されているプロセッサ では、副演算装置命令使用モードビットCをOに設定す べきである。この設定が正しく行われたときには、フェ ッチされた命令がFPU命令であるときには、すでに述 べたように例外1が発生される。しかし、そのユーザが 副演算装置命令使用モードビットCをまちがって1に設 定した場合、フェッチされた命令がFPU命令であると きには、すでに述べたように例外2が発生される。図4 の例外2処理ルーチンでは、このFPU命令は機能変更 命令でないのでステップ44から47が実行される。ス テップ44では、モードレジスタ40を一時的に0にセ ットされる、FPU命令が再度フェッチされる。今のプ ロセッサでは、このフェッチ命令に対して例外1が発生 し、そのFPU命令はエミュレーションにより実行され ることになる。したがって、例外2の処理ルーチンをた とえば図4のものにすれば、上記副演算装置命令使用モ ードピットCのユーザによる設定の誤りの影響を回避で きることができる。このことは本実施の形態では、副演 算装置命令使用モードビットCの値が1か0かに依らな いで例外が発生するように、判定回路30、例外発生回 路50が構成されていることによる。

【0039】なお、エミュレーションソフトウェアの実
褒を容易化するため、FPU命令が分岐命令のディレイ
スロットで実行された場合とそれ以外の場合で異なる例
外を発生するように、判定回路30、例外発生回路50
を構成することもできる。すなわち、FPU命令が分岐命令のディレイスロットで実行された場合、例外A、例
外Bの代わりに例外A1、例外B1を発生し、FPU命令が分岐命令のディレイスロット以外で実行された場合、例外A、例外Bの代わりに例外A2、例外B2を発生させる。この場合、例外A1、例外B1に対する例外
処理ルーチンでは、分岐命令実行後の命令のアドレスを
戻りアドレスとし、例外A2、例外B2に対する例外処
理ルーチンでは、当該FPU命令の次の命令のアドレス
を戻りアドレスとする。

【0040】また、第1種の副演算基置20Aの消費電力を低減するための回路を付加することもできる。すなわち、判定回路30の出力Xが1の時は、例外1または2が発生され、出力Xが1の間は、第1種の副演算装置20A内の浮動小数点演算器は使用されない。したがって、副演算装置20Aの回路の内、使用される可能性があるのは、整数乗算命令で使用される回路だけである。したがって、図5に示すように、副演算装置20A内の回路を、整数乗算命令で使用する回路部分と整数乗算命令では使用しない回路部分とに区分し、前者には常時動作クロックを繰111を介して供給し、後者には、出力Xが1のときに、動作クロックを繰111を介して供給50し、出力Xが1のときには、その動作クロックの供給を

(8)

特開2000-235489 14

13

停止するための論理ゲート24、25を設ければよい。 【0041】なお、以上において、第1種、第2種の副 確算装置20A、20Bには共通に整数乗算器が設けら れて、CPU10にはいずれか一方の副演算装置が付加 され、かつ、CPU10と副演算装置20A、20Bは 同一のLSIチップ上に搭載されていた。しかし、本発 明はこのような特定の副演算装置あるいはCPUに限定 されない。たとえば、プロセッサに付加可能な剧演算装 置は一つであり、その副演算装置をCPUに付加する場 合とそうでない場合とがあり、かつ、副演算装置がCP 10 ひと同じLSI上にある場合にも本発明を適用できる。 この場合には、副演算装置がそのLSI上に設けられな いときには、CPUが搭載されたLSI上に、副演算器 置付加状態識別ビットBとして1を出力し、副演算装置 がそのLSI上に設けられないときには、副演算装置付 加状態識別ビットBとしてOを出力する回路をそのLS I上に設ければよいことは先の実施の形態と実質的に同 じである。

【0042】さらに上記の副演算装置がプロセッサと異 なるLSI上にある場合にも本発明を適用できる。この 20 場合にも、設けることも望ましい。副演算装置を搭載し たLSIがプロセッサを搭載したLSIに付加されてい ないときには、プロセッサが搭載されたLSIに副演算 装置付加状態識別ビットBとして1を供給し、副演算装 置を搭載したLSIがプロセッサを搭載したLSIに付 加されているときには、副演算装置付加状態識別ビット BとしてOを供給する回路をプロセッサが搭載されたL SI上に設ければよい。あるいは、プロセッサが搭載さ れたLSIを保持するボードにその回路を設ければよ い。この場合には、プロセッサを搭載したLSI上の上 30 記判定回路にそのビットを供給する線路をそのLSI上 に設ける必要がある。この線路はいわば上記ピットを供 給するための回路とも考えることもできる。

【0043】なお、以上において、CPU10がメモリ 70からフェッチしたき命令がCPU10と副演算装置 20Aまたは20Bの両方に並列に供給され、CPU1 0内に設けられた命令デコーダ(図示せず)と副演算装 置20Aまたは20B内に設けられた命令デコーダ(図 示せず) とがそれぞれ上記フェッチされた命令を並行し

て解読し、それぞれその命令がCPU10が実行すべき 命令であるか否かあるいはその命令が副演算装置20A または20Bが実行すべき命令であるか否かを判定し た。しかし、これに代えて、メモリ70からフェッチし たき命令がまずCPUに供給され、CPU内に設けられ た命令デコーダが、この命令を解読し、その命令がCP Uが実行すべき命令であるかあるいはその命令が副演算 装置が支行すべき命令であるかを判定し、その命令がC PU内の演算装置で実行すべき命令であるときにはその 命令をCPU内の演算装置に転送し、その命令が副演算 装置で実行すべき命令であるときにはその命令をCPU から副演算装置に転送する方法を採用することもでき

【0044】なお、本発明は、以上に示したプロセッサ に限定されず、汎用用途のマイクロプロセッサあるいは デジタルシグナルプロセッサのような特定用途のプロセ ッサにも適用できる。

[0045]

【発明の効果】本発明によれば、ソフトウエアの設定に 頼らずに、副演算装置を付加しないプロセッサにおいて 副演算装置用の命令を実行した時に、例外を発生できる プロセッサが得られる。

【0046】さらに、本発明によれば、副演算装置が付 加されているか否かに依らないで、副演算装置の使用不 使用をソフトウエアで指定でき、不使用の指定があった ときには、上記例外と異なる例外を発生できるプロセッ サが得られる。

【図面の簡単な説明】

【図1】本発明に係る、第1種の副演算装置が付加され たプロセッサの概略構成図である。

【図2】本発明に係る、第2種の副演算装置が付加され たプロセッサの概略構成図である。

【図3】図1または図2の装置に使用する例外発生回路 の出力を説明する図である。

【図4】図1または図2の装置で使用可能な、例外1の 処理ルーチンと例外2の処理ルーチンのフローチャート である。


【図5】図1の装置に使用可能な消費電力を低減した副 演算装置の概略構成図である。


[図3]

E43


•			
X	Y	発生する例外	
0	-	例外を見生しない	
1	٥	例外」	
1	1	例外2	








[図4]





(10)

特開2000-235489

R:466

フロントページの続き

(72)発明者 津野田 賢伸

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 西井 修

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 荒川 文男

東京都国分寺市東恋ケ無一丁目280番地

株式会社日立製作所中央研究所内

Fターム(参考) 5B013 DD03

5B033 AA11 BA03